

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-123551

(43) Date of publication of application: 23.04.1992

(51)Int.CI.

H04L 27/12

H03B 28/00

(21)Application number: 02-242453

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

14.09.1990


(72)Inventor: SHITANDA KOJI

(54) SINUSOIDAL WAVE SYNTHESIS CIRCUIT

(57)Abstract:

PURPOSE: To expand sufficiently a difference between a level at a desired frequency and a level in the neighboring harmonic wave by repeating the operation of inputting a rectangular wave to a digital filter and inputting an obtained output to the digital filter again.

CONSTITUTION: A rectangular wave generating circuit 57 inputs an initial value of a period Tm to a shift register 53 via a digital filter 51 to obtain a step waveform and the input to the digital filter 51 is switched into an output of the shift register 53 and shifted again, then an output of the digital filter 51 receiving the step wave is stored in the shift register 53. When the step wave of the shift register 53 is inputted again to the digital filter 51, the level of the step wave is further emphasized and a sufficient level is obtained and then a switch 55 is used to switch the input of the shift register 53 from the output of the digital filter 51 into the output of the shift register 53



to stop resetting of the output of a delay device by a reset circuit 61. Thus, a difference between a level at a desired frequency and a level at the neighboring harmonic wave is expanded further.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

·爾日本国特許庁(JP)

@特許出顧公開

② 公開特許公報(A) 平4-123551

®Int. Cl. ⁵

識別記号

庁内整理番号

@公開 平成4年(1992)4月23日

H 04 L 27/12 H 03 B 28/00

A 7240-5K A 9182-5 J

審査請求 未請求 請求項の数 1 (全5頁)

1993年明の名称 正

正弦波合成回路

②特 頭 平2-242453

②出 頤 平2(1990)9月14日

個発明者 四反田

浩 二 埼玉県深谷市幡羅町1丁目9番2号 株式会社東芝深谷工

場内

勿出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外3名

明 田 書

1. 発明の名称

正弦波合成团路

2. 特許請求の範囲

矩形波発生手段と、

この矩形被発生手段からの矩形被を初期値としてデジタルフィルタに供給する第1のスイッチと、 前記デジタルフィルタの出力をシフトレジスタ に供給する第2のスイッチと、

前記デジタルフィルタから得られる正弦被とその高調波とのレベル差を拡大するために、前記第 1及び第2のスイッチを制御して、前記シフトレジスタの出力を前記デジタルフィルタに供給し、 そのデジタルフィルタの出力を再度前記シフトレジスタに取込ませる手段とを具備したことを特徴とする正弦波合成回路。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明はFSK(Frequency Shift Keying) 信

号を使用する各種通信機器および家電機器等の正弦波合成回路に関する。

(従来の技術)

従来、PB(Push Button signal)ダイヤルにおけるDTMF(Dual Tone Multi Prequncy)信号あるいはピデオチックスの上り信号等、PSK 信号を発生させる回路として類似正弦波を低域遮断フィルタ(以下LPF と記す)に通すことによって、目的とする周波数の正弦波を得る方法がある。

第3回は従来の擬似正弦波発生回路を示している。

発展回路 1 1 の出力は分割点カウント回路 1 3 の一方の入力場に加えられ、他方の入力場には周波数選択回路 1 5 の出力が加えられる。分割点カウント回路 1 3 の出力はパルス選択回路 1 9 の一方の入力場に加えられる。また発展回路 1 1 の出力は更にパルス列生成回路 1 7 a 、 1 7 b 、 1 7 c 、 … を並列に介してパルス選択回路 1 9 の他方の入力場にそれぞれ加えられる。パルス選択回路 1 9 の出力はLPF 2 1 に入力される。

特問平4-123551(2)

第4 図を参照して上記回路の動作を説明する。 例えば、第4 図(a)のように得ようとする周波数 fmの 1 周期 Tmを 1 2 区間 (Tml・Tm2・ …・Tml2)に等分割し、周波数選択回路 1 5 で 1 区間をカウ

て発生させることが多い。 この場合、 後段の LPF 2 1 を共通化および簡単化したいという要望がある。 これを実現するためには生成した 擬似正弦波の所望の周波数レベルとこの周波数の近傍の高調波(例えば3倍。 5 倍の高調波)のレベル差をできるだけ大きくした方が好ましい。

そこで、上記要求を満たすために生成した擬似 正弦波において、所望する周波数レベルと近傍の 高調被とのレベル差を更に拡げる手段を提供する ことを目的とする。

[発明の構成]

(無題を解決するための手段)

矩形放発生手段と、

この矩形被発生手段からの矩形被を初期値としてデジタルフィルタに供給する第1のスイッチと、 前記デジタルフィルタの出力をシフトレジスタ に供給する第2のスイッチと、

前記デジタルフィルタから得られる正弦波とその高調波とのレベル差を拡大するために、前記第 1及び第2のスイッチを制御して、前記シフトレ ントするカウント値を決定し、分割点カウント回 路13で1区間をカウントする。パルス列生成回 路17ではデューティがそれぞれ0.1/16.1/4.1/2 .8/4.15/16.1となるような7種のパルス列P。. P 1/16, P 1/4, P 1/2, P 3/4, P 15/16, P 、を生成し、パルス選択回路19では(Tal.Ta2. …,Tm12)の各区間にそれぞれ (P 1/14, P 1/4, P1/2 . P3/4 . P15/16 . P1 . P15/16 . P_{1/4} , P_{1/2} , P_{1/4} , P_{3/14}, P₀) を選択 することにすれば、出力される観似正弦波の平均 値は第4回(b)のように各区間において(1/16, 1/4.1/2.3/4.15/16.1.15/16.3/4.1/2.1/4 . 1/16. D)の値をとる階段波となる。このようにして得 られた舞似正弦波を最終的にはLPF を介して高調 波成分を除き、所望の周波数!■の正弦波を得る。 第4図(C)は一部の区間を拡大してパルスデュ ーティの様子を示している。

(発明が解決しようとする課題)

従来この様な正弦波を必要とする場合、例えばDTMF信号のようにいくつかの周波数を切換え

ジスタの出力を前記デジタルフィルタに供給し、 そのデジタルフィルタの出力を再度前記シフトレ ジスタに取込ませる手段とを具備したものである。

上記手段による正弦被合成回路により、デジタルフィルタから得られる正弦被とその高調被とのレベル差を十分に拡大することができる。従って、その正弦被を低減速断フィルタに過すことにより、所望周被数の近傍の高調波レベルを十分に押さえた出力特性の正弦被を抽出することができる。

(実施例)

(作用)

以下この発明の実施例を図面を参照して説明する。

第1回はこの発明の一実施例である。

矩形被生成回路 5 7 の出力はスイッチ 5 9 の一方の入力増を介して、デジタルフィルタ 5 1 に入力されている。このデジタルフィルタ 5 1 では、各選延器 (D 1 ~ D 5) の出力にそれぞれ乗算器 (31~36)により係数が加えれ、加算器

(42~46) で加算された後出力される。

上記デジタルフィルタ51は簡単な6素子の直線位相線形フィルタであり乗算器31~36の乗算係数をそれぞれa.b.c.c.b.a とし、その周波数特性を伝達開数H(ji) で表すと、

次にこのシステムの動作を説明する。

矩形波生成回路 5 7 で周期 Tmの初期入力値をスイッチ 5 9 を介してデジタルフィルタ 5 1 に入力する。その際デジタルフィルタ 5 1 の各選延器の出力はリセット回路 6 1 により入力以前は *.0 *にしておく。デジタルフィルタ 5 1 の出力は定常状態(この例では 5 回シフト)になると階段波のデジタル値となり、この出力をシフトレジスタ

 $R(ji) = a + b e^{-jt} + c e^{-j2t} + c e^{-j3t}$ $+ b e^{-j4t} + a e^{-j5t}$ $= a e^{-j(5/2)t} (e^{j(2/5)t})$ $+ e^{-j(2/5)t}) + b e^{-j(5/2)t}$ $(e^{j(5/2)t} + e^{-j(5/2)t})$ $+ c e^{-j(5/2)t} (e^{j(t/2)} + e^{-j(t/2)})$ $= 2 e^{-j(5/2)t} (a c o s (5/2) \theta$ $+ b c o s (8/2) \theta + c c o s (1/2) \theta)$... (1)

ただし、 θ = 2 x (f / fs) (fs: サンブリング周波数)、 f = f = 0 とき、 θ = x x / 8
で表される。上記の場合、 a = 1/16 · b = 3/16 · c = 1/2
となり非常に簡単な構成のフィルタで実現できる。シフトレジスタ53は入力を順次シフト格納することができる。スイッチ55は制御回路65の制により、デジタルフィルタ51の出力とシフトレジスタ53の出力とを切換えてシフトレジスタ53に入力することができる。矩形改生成回路57は周期T = 0 矩形彼にあたる初期の入力値を生成することができる。スイッチ59は制御回路

5 3 に入力する。第 2 図に各出力波形の様子を示す。すなわち、第 2 図(2 a) は矩形波生成回路 5 7 の出力でデジタルフィルタ 5 1 の入力波形、同図(2 b)~(2 f) はデジタルフィルタ 5 1 の各遅延器(D 1~D 5) の出力波形、同図(2 g) はデジタルフィルタ 5 1 の定常状態の波形、すなわち階段波形を示している。

シフトレジスタ53の段数構成は様々なものが考えられる。例えば12段のシフトレジスタで構成するとデジタルフィルタ51が17回シフトしたときにシフトレジスタ53には定常値すなわち第4図(b)の階段波のデジタル値が格納されることになる。

次にリセット回路61によりデジタルフィルタ51の各連語器出力を再度 °0°にした後、スイッチ59によりデジタルフィルタ51の出力をシフトレジスタ53の出力に切換える。これ以降デジタルフィルタ51には階段派のデジタル値が入力され、更に17回シフトするとシフトレジスタ53には階段波を入力としたデジタルフィルタ

特用平4-123551(4)

51の出力が格納される。

最初に入力した関波数 fmの矩形波のレベルとその近傍の高調波(例えば周波数 fmの矩形波のレベルとの差が sil B であったと得られた階段波のレベルとの差が sil B であったとする。次に、シフトレジスタ 5 3 の階段 設 を 度デジタルフィルタ 5 1 に入力すると、階段 改 の振鶴はさらに強調されることになる。 すなわち sil B だけ相対的なレベル差が拡大し、全体とりては (*+24) dBに 拡大したことになる。なお具体的な 数値は (1) 式で計算することができる。

4 2 ~ 4 6 … 加算器、 5 1 … デジタルフィルタ、 5 3 … シフトレジスタ、 5 5 、 5 9 、 6 7 … スイッチ、 5 7 … 矩形波生成回路、 6 1 … リセット回路、 6 3 … 発振回路、 6 5 … 制御回路、 6 9 … デジタルアナログ変換器。

出願人代理人 弁理士 鈴江武彦


この様にして得られたデジタルフィルタ51の 出力をスイッチ67により外部に取り出し、アナログ変換後、LPF71により所望の正弦波を抽出 することができる。

[発明の効果]


この発明によれば簡単なデジタルフィルタを 構成し、これに周期 Taの矩形波を入力し、得られ た出力を再びデジタルフィルタに入力する操作を 繰返すことにより、所望の周波数 Jaのレベルとそ の近傍のレベル差を十分に拡大することができる。 4. 図面の簡単な説明

第1図は本発明の一実施例を示す図、第2図は上記実施例のデジタルフィルタの各出力放形を示す図、第3図は従来の正弦波合成回路を示す図、第4図は正弦波、階段波および擬似正弦波の関係を示す図である。

11…発振回路、13…分割点カウント回路、15…周波数選択回路、17…平均値パルス列生成回路、19…パルス選択回路、21、71…LPF、D1~D5…遅延器、31~36…最算器、



第 2 図



第 1 図

